Sungguh membuat penasaran lebih jauh "in-behind" teknologi Dual-Redundant yang sering ditawarkan dalam produk-produk Yokogawa. Mudah-mudahan bisa melakukan eksplorasi lebih jauh pada teknologi yang menurut saya sangat "canggih" ini.

Konfigurasi Dual-Redundant Modul Prosesor FCS Centum VP


Setiap modul prosesor memiliki dua CPU dan dua memori utama. Setiap modul CPU (CPU1 dan CPU2) melakukan operasi yang sama dan hasil operasinya dibandingkan dengan dua comparator untuk setiap siklus operasi. Jika hasil operasi dari kedua CPU sama, maka operasi ini dianggap normal dan data dikirim ke memori utama dan modul antarmuka bus. Jika salah satu dari pembanding mendeteksi ketidaksamaan, ini dianggap sebagai sebuah "kesalahan operasi" dan hak kontrol dilewatkan ke modul prosesor lain.

Modul memori utama dilengkapi dengan ECC (Error-correcting code) yaitu kode-kode yang digunakan untuk memperbaiki sementara kesalahan bit-reverse yang terjadi dalam memori utama. Modul memori utama dengan ECC adalah dual-redundant juga, dan jika nilai-nilai mereka berbeda, kesalahan pencocokan terjadi dan hak kontrol dilewatkan ke modul prosesor di sisi standby.

Setiap modul prosesor dilengkapi dengan WDT (Watch Dog Timer) dan kemampuan memonitor bahwa fungsi keselamatan beroperasi secara normal. Jika terdeteksi fungsi keamanan tidak bekerja secara biasanya, maka hak kontrol ditransfer ke sisi standby.

Modul prosesor di mode standby mensinkronisasikan dengan modul prosesor pada sisi kontrol untuk memastikan bahwa operasi yang dilakukan sama. Kontrol dapat diaktifkan tanpa mengganggu operasi. Saat modul prosesor memperoleh kontrol yang tepat maka dapat segera mulai mengirim data operasi pada modul-modul antarmuka bus.

Sebuah modul prosesor melakukan diagnosis diri jika kesalahan operasi terjadi. Jika tidak ada kelainan dalam perangkat keras CPU sebagai hasil diagnosis, maka kesalahan dianggap sementara dan dapat pulih dari status normal ke status standby.

Sebuah modul prosesor ini dilengkapi dengan antarmuka komunikasi yang dapat mendukung dual-redundansi pada CPU. Vnet / IP atau V antarmuka yang terhubung ke dual-redundant bus kontrol.


diterjemahkan dari Yokogawa Technical Information FCS Overview